台積電40奈米接單傳捷報，阿爾特拉（Altera）指出，將採用台積電最新推出的40奈米製程，投片生產多款中高階FPGA產品，且明年亦將與台積電合作32奈米製程。
至於賽靈思（Xilinx）亦計劃微縮製程至40奈米世代，年底前將交由聯電代工。
半導體主流製程微縮至65奈米世代，光罩成本節節攀升，但晶片生命週期縮短，光罩使用一段時間後就要因應晶片功能的更動而修改電路，重開光罩成本又高達數百萬美元，因此許多IC設計業者已逐漸捨棄使用傳統開光罩投片的特殊應用晶片（ASIC），改為使用光罩數較少的結構性ASIC，或是利用可程式邏輯閘陣列（FPGA）等PLD產品來設計晶片。
FPGA雖可為設計業者有效降低成本，但是功耗高於ASIC卻是很大的問題，也因此FPGA大廠只能持續追隨摩爾定律，利用先進製程減少功耗用電過大的難題。根據市調機構iSuppli的統計，若FPGA能改善功耗的問題，而讓手機晶片廠採用FPGA解決方案，則FPGA市場規模將可再增加約30億美元規模，也因此包括賽靈思、阿爾特拉等二大廠，都很積極與台積電、聯電合作，採用最先進的製程技術。
阿爾特拉目前中高階的產品如Stratix III及Cyclone III等，已經採用台積電的65奈米技術量產，目前部份產品亦導入45奈米世代，由於台積電日前宣佈推出更高階的40奈米製程，運作功率（Active power）較45奈米減少幅度可達15％，所以阿爾特拉副總裁Danny Biran表示，下半年就會導入台積電40奈米投產FPGA晶片，且預計明年下半年將會再轉入32奈米世代。晶圓代工業者透露，本季FPGA晶片出貨已見明顯增加。
全站熱搜
留言列表
東森電商大補丸 (9)
